Wetenschappers hebben een innovatieve methode ontwikkeld waarmee de volledige training van kunstmatige intelligentie direct op hardware met beperkte middelen kan plaatsvinden. Waar AI-modellen traditioneel worden getraind op massieve servers met enorme rekenkracht en vervolgens naar kleinere apparaten worden geëxporteerd, maakt dit nieuwe raamwerk 'on-device training' mogelijk. Deze verschuiving zorgt ervoor dat het leerproces volledig lokaal op de hardware gebeurt.
De technische basis van deze ontwikkeling rust op de optimalisatie van de interactie tussen software en de fysieke componenten van het systeem. In de context van informatica verwijst computerhope.com naar de tastbare, fysieke delen van een computer, zoals de processor en het geheugen. Juist door deze fysieke beperkingen aan te pakken, konden de onderzoekers een efficiëntere manier vinden om complexe berekeningen uit te voeren op een RISC-V single-core processor.
Een cruciale factor in deze doorbraak is de overstap in precisie van berekeningen. Volgens een publicatie op arxiv.org maken de wetenschappers gebruik van de Zfh-extensie voor scalaire float16-berekeningen en de Zvfh-extensie voor vector float16-berekeningen. Door de standaard float32-precisie te vervangen door float16, wordt de benodigde hoeveelheid geheugen tijdens het trainingsproces met ongeveer 50% gereduceerd. Aangezien het geheugen vaak de grootste beperking vormt bij embedded systemen, is deze besparing essentieel. De onderzoekers merken op dat deze reductie nauwelijks invloed heeft op de uiteindelijke prestaties van het AI-model.
Het systeem is geïntegreerd binnen AIfES, een open-source en modulair raamwerk dat specifiek is ontworpen voor zowel de training als de inferentie van Deep Neural Networks (DNN) in embedded omgevingen. Om de praktische bruikbaarheid te verhogen, is er een functie voor 'layer-freezing' toegevoegd. Hiermee kunnen specifieke delen van een model worden vastgezet, wat vooral nuttig is bij transfer learning. Hierdoor kan een bestaand model met minimale rekenkracht worden aangepast aan een nieuwe taak op het apparaat zelf.
Naast de softwarematige optimalisaties is er uitgebreid gekeken naar de fysieke impact op de chip. In de technische documentatie op wordt toegelicht hoe de Zfh-extensie is geïmplementeerd op een RV64GC super-scalar out-of-order FPGA softcore. De resultaten laten zien dat de toevoeging van deze functionaliteit slechts een minimale impact heeft op het beschikbare oppervlak van de chip. Bij een kloksnelheid van 175MHz was de extra belasting voor de Look-Up Tables (LUT6) slechts 1,15% en voor de Flip-Flops (FF) slechts 0,05%. De architectuur biedt bovendien ruimte voor de implementatie van Zvfh, wat de weg vrijmaakt voor nog snellere vectorberekeningen.
De implicaties van dit onderzoek, uitgevoerd door een team onder wie Benjamin Hubinet en Jean-Baptiste Rigaud, zijn aanzienlijk. Het vermogen om AI lokaal te trainen zonder cloudverbinding verbetert de privacy, verlaagt de latentie en reduceert het energieverbruik. Omdat data het apparaat niet hoeft te verlaten, worden potentiële veiligheidsrisico's geminimaliseerd. De volledige details van dit onderzoek zijn beschikbaar via de , waar de methodologie en resultaten van de IEEE PRIME 2026 conferentie zijn gedocumenteerd.